JP 403209771 A SEP 1991



(54) SEMICONDUCTOR DEVICE

(11) 3-209771 (A)

(43) 12.9.1991 (19) JP

(21) Appl. No. 2-4183


(22) 11.1.1990


(71) SEIKO EPSON CORP (72) KAZUYOSHI HIRAKAWA

(51) Int. Cl5. H01L29/50,H01L21/3205,H01L21/336,H01L29/46,H01L29/784

PURPOSE: To enable buried contact in MOS type field effect transistors of N-type and P-type while a laminated film of polycrystalline silicon containing phosphorus, and high melting point metal is used as a gate electrode, by a method wherein a gate electrode on an active layer and the periphery is composed of a film whose main component is silicon and a high melting point metal based film, a wiring on an inert region is composed of high melting point metal based film, and either one of a source electrode or a drain electrode is composed of a high melting point metal based film in contact with silicon metal.

CONSTITUTION: A gate oxide film 103 is grown on an active region 201; a polycrystalline silicon film is grown on the film 103; phosphorus is diffused; the part except a region 202 covering a gate electrode is eliminated; thereon a molybdenum silicide film is vapor deposited; an N-type polycrystal silicon films 104, 203, and molybdenum silicide films 105, 204 are formed. Finally, after a P-type diffusion layer 106 is formed by using the N-type polycrystalline silicon films 104, 203, and the molybdenum silicide films 105, 204 as masks, an interlayer insulating film 107 is formed, annealing is performed, a through hole 205 is bored in the interlayer insulating film 107, and aluminum wiring films 108 and 206 are formed.





(9) 日本国特許庁(JP)

① 特許出願公開

公開特許公報(A) 平3-209771

@Int. Cl. 5

識別記号

庁内整理番号

7738-5F

❸公開 平成3年(1991)9月12日

29/50 21/3205 21/336 H 01 L

29/46

R 7738-5F

29/784

7738-5F

6810-5F H 01 L 8422-5F

301

未請求 請求項の数 2 (全3頁)

❷発明の名称

半導体装置

願 平2-4183 20特

U

22出 平2(1990)1月11日

@発 平。河 明

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

21/88

29/78

会社内

の出

セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

何代 理 人 弁理士 鈴木 喜三郎 外1名

1. 発明の名称

2. 特許請求の範囲

(1) MOS型電界効果トランジスタを含む集積 回路において、活性領域上および周囲のゲート電 極が、シリコンを主成分とする膜と、高融点金属 あるいは高融点金属化合物膜からなり、不活性領 域上の配線が前記高融点金属あるいは高融点金属 化合物膜からなり、ソース電極あるいはドレイン 電極の少なくとも一方の電極が、シリコン基板に 接触した前記高融点金属あるいは高融点金属化合 物膜からなることを特徴とする半導体装置。

(2) 前記シリコンを主成分とする膜は、燐を含 んでいる多結晶シリコン膜であることを特徴とす る請求項1記載の半導体装置。

3. 発明の詳細な説明

「産産上の利田分野)

本発明は、MOS型電界効果トランジスタの構 造に関する。

[従来の技術]

従来のMOS型電界効果トランジスタにおける 埋め込みコンタクトの構造は、ゲート電極と同一 の構造を持つ配線が、ソース、あるいは、ドレイ ンの部分のシリコン基板に直接接触し、ソース電 極、あるいはドレイン電極の少なくとも一方の電 極を形成するものであった。

(発明が解決しようとする課題)

しかし、前述の従来技術では、可導イオンによ る閾値電圧の不安定性を少なくするために、一般 的に、燐を含んだ多結晶シリコン膜を、あるいは、 燐を含んだ多結晶シリコンと高融点金属の積層膜 (ポリサリイド構造)をゲート電極、ソース電極、 あるいはドレイン電極に用いているため、N形M OS型電界効果トランジスタのみにしか埋め込み コンタクトの構造を使用できないという問題点を 有していた。

そこで本発明はこのような問題点を解決するも ので、その目的とするところは、燐を含んだ多結 晶シリコンと高融点金属の積層膜(ポリサリイド 構造)をゲート電極に用いながら、N形、及び、 P形MOS型電界効果トランジスタに、埋め込み コンタクトが可能な半導体装置を提供するところ にある。

[課題を解決するための手段]

本発明の半導体装置は、活性領域上および周囲 のゲート電極が、シリコンを主成分とする膜と、 高融点金属あるいは高融点金属化合物膜からなり、 不活性領域上の配線が前記高融点金属あるいは高 融点金属化合物膜からなり、ソース電極あるいは ドレイン電極の少なくとも一方の電極が、シリコ ジ基板に接触した前記高融点金属あるいは高融点 🌣 金属化合物膜からなることを特徴とする。

第1図は、本発明の実施例における半導体装置 の断面図を示す。101は、N形シリコン基板、 102は、シリコン酸化膜、103は、ゲート酸 化膜、104はN型多結晶シリコン膜、105は 硅化モリブデン膜、106は、P形拡散層、10 7は、層間絶録膜、108は、アルミニウム配線 膜である。本実施例のように、ゲート電極を燐を 含んだN形多結晶シリコン膜と硅化モリブデン膜 で形成することによって、可導イオンによる隣値 電圧の不安定性を少なくなり、ソース、あるいは、 ドレイン電極は、硅化モリブデン膜によって、直 接、シリコン基板に接触し、ゲート電極、及び、 埋め込みコンタクト領域の電極形成後に、ソース およびドレイン拡散を行うことによって、同一タ イブの不純物が硅化モリプデン膜、及びその直下 のシリコン基板、及びそれに隣接するシリコン基 板に拡散されるために、N形はもちろんのことP 形MOS型電界効果トランジタにおいても、ソー スあるいはドレインから直接シリコン基板に接続 し、自己整合的に電極をとることが可能となる。 次に、本発明の製造方法について第1図および 第2図を用いて説明する。第2図は、本発明の実

施例における半導体装置の平面図を示す。201

は、活性領域、202は、ゲート電極を覆う領域、 203はN型多結晶シリコン膜、204は硅化モ リプデン膜、205はスルーホール、206はア ルミニウム配線膜である。まず、N形シリコン基 板101に、シリコン酸化膜102を形成し、活 性領域201にゲート酸化膜103を20mm成 長し、その上にCVD法により多結晶シリコン膜 を200mm成長し、燐の雰囲気中で多結晶シリ コン膜に燐を拡散し、N形多結晶シリコン膜及び ゲート酸化膜、場所によっては、N形多結晶シリ コン膜のみをホトエッチング法により、ゲート電 極を覆う領域202以外を除去する。

次に、その上に、硅化モリブデン膜を200n mスパッター法により蒸着し、ホトエッチング法 により、配線領域以外の硅化モリブデン膜あるい は、硅化モリプデン膜とN形多結晶シリコン膜を 除去し、第1図および第2図に示すN型多結晶シ リコン膜104、203、と硅化モリブデン膜1 05、204を形成する。

最後に、N型多結晶シリコン膜104、203、

と硅化モリプデン膜105、204をマスクにし て、硼素を2×10¹⁵cm⁻³イオン打ち込みし、P 形拡散層106を形成した後、CVD法により、 酸化シリコン膜を600nm成長し、層間絶縁膜 107を形成し、1000℃20分アニールを行 い、スルーホール205を層間絶縁膜107に閉 け、アルミニウムを1000nmスパッタ法によ り蒸着し、所望のパターンにホトエッチング法に より加工し、アルミニウム配線膜108、206 を形成する。

以上の工程を経て、本発明の半導体装置が完成 する。

上記実施例では、P.形MOS型電界効果トラン ジスタについて説明したが、N形MOS型電界効 果トランジスタにおいても、ソース、ドレイン形 成のためのイオン打ち込み不純物タイプが異なる だけで、同様に実施でき、又、相補形MOS型電 界効果トランジスタにも実施できる。さらには、 配線金属として、硅化モリブデン膜を用いて説明 したが、硅化タングステン膜、硅化チタニウム膜

特開平 3-209771(3)

などの高融点金属化合物や、モリブデン膜、タン グステン膜などの高融点金属でも同等の効果が得 られる。本発明の趣旨を逸脱しない範囲において、 種々変更可能な事は言うまでもない。

(発明の効果)

 する。更に、不活性領域上の配線が高融点金属あるいは高融点金属化合物膜のみから成るため、配線膜厚が薄く、従って、その上に層間膜を介してある第2の配線の被覆度がよいという効果を育する。

4. 図面の簡単な説明

第1図は、本発明の半導体装置の一実施例を示 ま主要断面図。

第2図は、本発明の半導体装置の一実施例を示す主要平面図。

101···N形シリコン基板

102・・・シリコン酸化膜

103・・・ゲート酸化膜

104・・・N型多結晶シリコン膜

105・・・硅化モリブデン膜

106···P形拡散層

107・・・層間絶縁膜

108・・・アルミニウム配線膜

201・・・活性領域

202・・・ゲート電極を覆う領域

203・・・N型多結晶シリコン膜


204・・・硅化モリブデン膜


205・・・スルーホール

206・・・アルミニウム配線膜

以上

出願人 セイコーエブソン株式会社 代理人 弁理士 鈴 木 喜三郎(他1名)





第 2 図